IBM e a Era dos Angstroms: quando o silício deixou de encolher e começou a subir em altura

A IBM demonstrou uma tecnologia de chip sub-1 nanómetro, baseada num nó de 0,7 nm, ou 7 angstroms, e numa arquitectura tridimensional NanoStack. Não é apenas mais um transístor mais pequeno. É uma mudança de geometria: quando o plano já não chega, a computação começa a construir para cima.

Há momentos na história da tecnologia em que uma palavra pequena abre uma porta enorme. Neste caso, a palavra é quase invisível: angstrom.

Durante décadas, a indústria dos semicondutores viveu da velha obsessão de encolher. Encolher transístores. Encolher portas. Encolher interligações. Encolher tudo até ao ponto em que a física começou a olhar para os engenheiros com aquele ar de quem diz: meus caros, a matéria também tem limites.

E, quando já parecia que a miniaturização clássica estava a bater na parede atómica, a IBM apareceu com uma demonstração que muda a pergunta.

A pergunta já não é apenas: até onde conseguimos encolher?

A nova pergunta é: até onde conseguimos empilhar?

A IBM anunciou, em Junho de 2026, aquilo que descreve como a primeira tecnologia de chip sub-1 nanómetro, baseada num nó de 0,7 nm, ou 7 angstroms, usando uma arquitectura tridimensional chamada NanoStack.

Segundo a IBM, esta tecnologia permite colocar quase 100 mil milhões de transístores numa área do tamanho de uma unha, aproximadamente o dobro da densidade do chip de 2 nm que a empresa tinha apresentado em 2021.

Sim, uma unha. A civilização humana chegou ao ponto de esconder uma metrópole electrónica de cem mil milhões de interruptores num pedaço de silício que se perderia entre as migalhas do pequeno-almoço. Que espécie absurda e magnífica.

O fim da régua ingénua

Convém começar com uma cautela técnica, antes que algum vendedor de milagres venha medir transístores com uma fita métrica de feira: 0,7 nm não significa que todas as dimensões físicas do transístor tenham exactamente 0,7 nanómetros.

Os nós tecnológicos modernos já não correspondem directamente a uma dimensão física única, como acontecia de forma mais clara no passado. Hoje, nomes como 2 nm, 1 nm ou 0,7 nm descrevem uma geração tecnológica, uma combinação de densidade, arquitectura, processo, materiais e desempenho.

Mas isto não diminui a importância do anúncio. Pelo contrário. Mostra que a inovação em semicondutores já não é apenas uma corrida de miniaturização linear. É uma corrida de arquitectura, materiais, empilhamento, integração tridimensional, memória, energia e calor.

A régua já não chega. Agora é preciso geometria, química, física quântica aplicada, litografia extrema e uma paciência que faria qualquer ministério português criar doze grupos de trabalho antes de ligar o microscópio.

NanoStack: a ideia simples que é quase impossível de fabricar

O coração desta inovação chama-se NanoStack.

A IBM descreve-o como uma arquitectura tridimensional baseada em nanosheets, na qual transístores são empilhados e escalonados verticalmente. Em vez de colocar tudo lado a lado no plano horizontal, como quem tenta estacionar cem autocarros numa rua estreita, a IBM começa a construir para cima, como um arranha-céus atómico.

A lógica é poderosa: se a miniaturização em duas dimensões começa a perder fôlego, explora-se a terceira dimensão. O chip deixa de ser apenas uma cidade plana e passa a ser uma cidade vertical.

A IBM Research explica precisamente esta viragem: em vez de continuar apenas nos eixos X e Y, a equipa passou a explorar o eixo Z, procurando maior densidade através da altura.

Isto tem implicações profundas. Ao empilhar transístores, torna-se possível reduzir área lateral, aproximar lógica e memória, melhorar eficiência energética e abrir espaço para novas combinações de materiais em camadas distintas.

Desempenho, eficiência e a fome da IA

Segundo a IBM, a tecnologia de 7 angstroms poderá oferecer até 50% mais desempenho ou até 70% maior eficiência energética face ao seu nó de 2 nm.

Estes números são importantes, mas devem ser lidos como projecções tecnológicas da IBM, não como resultados de um processador comercial já disponível numa prateleira. Laboratório é uma coisa. Produção em volume, com custo aceitável e rendimento fabril decente, é outra espécie zoológica.

Ainda assim, o impacto potencial é evidente. A IA moderna tem uma fome brutal de computação, memória, largura de banda e energia. Um acelerador moderno não é apenas uma máquina que multiplica matrizes com ar de superioridade matemática. É uma central eléctrica em miniatura que tenta mover oceanos de dados a velocidades obscenas.

A IBM Research estima que aceleradores baseados nesta tecnologia poderiam atingir patamares muito superiores aos aceleradores populares actuais, com impacto potencial no treino e inferência de modelos avançados.

Aqui convém manter os pés no chão, essa actividade sempre aborrecida mas útil. Uma coisa é demonstrar uma arquitectura experimental. Outra é transformar isso em chips produzidos em massa, com rendimento elevado, dissipação térmica controlada, custos aceitáveis, integração com ferramentas industriais e adopção por fabricantes.

A SRAM: o pormenor que não é pormenor

A IBM também aponta uma melhoria de cerca de 40% na escala da SRAM. Isto talvez pareça uma nota técnica secundária. Não é.

A SRAM é a memória rápida usada dentro dos chips, especialmente em caches. E as caches são cruciais porque processadores e aceleradores modernos passam muito tempo à espera de dados.

Um chip pode ter unidades de cálculo brilhantes, mas se os dados não chegam a tempo, fica como um governante diante de um problema estrutural: muito aparato, pouca execução.

Este ponto é decisivo: o futuro dos chips não será decidido apenas por quantos transístores se conseguem encaixar. Será decidido por como esses transístores comunicam, como acedem à memória, quanto calor produzem e quanta energia desperdiçam para mover dados.

Na era da IA, mover dados é quase tão importante como processá-los. E é aí que arquitecturas 3D, memória próxima da lógica e novos métodos de empilhamento podem redesenhar o mapa.

Não é produto. É demonstração de caminho.

A IBM afirma ter validado elementos essenciais desta arquitectura através de integração CMOS, engenharia de canais, ligação dieléctrica ultrafina, avanços em wafer bonding e operação funcional de inversores CMOS.

Isto é importante porque separa a ideia bonita do dispositivo fisicamente demonstrado. Não estamos apenas perante uma animação futurista para conferência com música épica e palavras como "transformação". Há validação técnica real de componentes fundamentais.

Mas também não estamos perante um processador que se possa comprar amanhã. A própria cobertura técnica internacional tem sublinhado os desafios: alinhamento de wafers, rendimento de fabrico, controlo de defeitos, dissipação térmica, custo, interligações e maturidade industrial.

A análise da Tom's Hardware destaca precisamente que a abordagem de empilhar transístores e usar ligação dieléctrica ultrafina pode trazer ganhos enormes, mas também introduz complexidade de fabrico, desafios de rendimento e potenciais pressões de custo.

Traduzido para português técnico: o laboratório mostrou que a porta existe; a fábrica ainda tem de provar que consegue construir a estrada até ela sem falir no processo.

A Lei de Moore não morreu, apenas mudou de anatomia

Durante anos, anunciou-se a morte da Lei de Moore com a regularidade com que Portugal anuncia reformas estruturais. E, como nas reformas portuguesas, a morte era sempre adiada, mas por razões muito diferentes.

A Lei de Moore, entendida como aumento periódico da densidade de transístores a custo viável, já não avança apenas por encolhimento geométrico clássico.

Agora avança por novos materiais, litografia EUV, gate-all-around, nanosheets, chiplets, packaging avançado, 3D stacking, integração heterogénea, memória próxima da lógica e arquitecturas especializadas.

O NanoStack aponta precisamente nessa direcção: a computação deixa de depender apenas da redução lateral de estruturas e passa a ganhar densidade por reorganização vertical.

O futuro da computação já não será apenas mais pequeno. Será mais empilhado, mais especializado, mais heterogéneo e mais integrado.

O significado estratégico

Esta inovação tem várias camadas estratégicas.

Primeiro, mostra que a investigação em semicondutores continua viva numa escala extremamente avançada. A IBM, mesmo já não sendo uma fabricante clássica de chips em volume como TSMC ou Samsung, continua a ser uma força de investigação profunda em arquitecturas de transístores, lógica avançada e integração.

Segundo, reforça a importância da soberania tecnológica. Quem domina semicondutores avançados domina uma parte fundamental da IA, defesa, cloud, automação, telecomunicações, ciência e indústria.

Chips já não são apenas componentes. São infraestrutura civilizacional.

Terceiro, mostra que a próxima guerra tecnológica não será vencida apenas por software. A IA precisa de hardware. Precisa de litografia, materiais, packaging, memória, energia, refrigeração e cadeias industriais.

A fantasia de que o mundo digital vive nas nuvens é encantadora, mas as nuvens estão cheias de data centers, chips, cobre, silício, água, electricidade e engenheiros sem sono.

Quarto, expõe o abismo entre países e empresas que investem em investigação profunda e países que ainda acham que inovação é organizar seminários com roll-ups e café morno.

Uns empilham transístores a 7 angstroms. Outros empilham planos estratégicos por legislatura. A diferença parece pequena no papel. No futuro, será brutal.

A fronteira atómica e o regresso da engenharia como arte maior

A inovação da IBM é fascinante porque marca uma transição filosófica na engenharia de chips.

Durante décadas, a miniaturização pareceu quase uma linha recta. Agora, a recta acabou. A indústria entrou numa zona em que cada avanço exige uma combinação absurda de precisão, imaginação e disciplina fabril.

Estamos a falar de construir estruturas com dimensões próximas de átomos, alinhar wafers, controlar interfaces, evitar defeitos, reduzir fugas eléctricas, gerir calor, manter desempenho e ainda fabricar milhões de unidades com fiabilidade.

Isto é engenharia no seu estado mais puro: a arte de negociar com a matéria sem que a matéria chame a polícia.

A IBM não está apenas a apresentar um chip menor. Está a mostrar uma possível arquitectura para continuar a escalar a computação quando a velha miniaturização já não chega.

É por isso que esta notícia importa.

Não porque amanhã haverá um portátil com chip de 0,7 nm na prateleira.

Mas porque a fronteira da computação acabou de se deslocar mais uma vez.

Conclusão: a unha onde cabe uma era

A demonstração da IBM é um marco técnico porque combina três ideias centrais: escala sub-1 nm, arquitectura tridimensional NanoStack e integração orientada para desempenho, eficiência e memória.

O resultado é uma visão da computação futura em que o silício não desaparece: transforma-se, sobe em altura, reorganiza-se e aproxima-se da escala atómica.

O chip de 7 angstroms é menos um produto imediato e mais um mapa. Um mapa para a próxima década da computação avançada.

A indústria vai agora enfrentar a parte difícil: fabricar isto em volume, com custos aceitáveis e rendimentos industriais decentes. Porque no mundo real, ao contrário dos comunicados, não basta que a física permita. É preciso que a fábrica consiga, que o mercado pague e que o sistema funcione.

Mas o essencial está dito: a computação entrou definitivamente na era dos angstroms.

E quando uma unha pode conter quase cem mil milhões de transístores, talvez seja altura de reconhecer que o futuro não está à espera de quem ainda pensa em décadas, comissões e promessas administrativas.

Nota Editorial

Referências internacionais

• IBM Newsroom — IBM Debuts World's First Sub-1 Nanometer Chip Technology
• IBM Research — Introducing the first sub-1 nanometer node chip
• Tom's Hardware — IBM goes sub-1nm, develops 0.7nm-class technology
• Ars Technica — IBM claims world's first sub-1 nanometer chip technology
• TechRadar Pro — IBM unveils new record-breaking chip with 100 billion transistors
• TechXplore — IBM unveils 0.7-nanometer chip tech promising higher performance and efficiency
• PR Newswire / IBM — IBM Debuts World's First Sub-1 Nanometer Chip Technology